特許

J-GLOBAL ID：200903071422900020

半導体装置およびその製造方法

発明者： 長谷 伊知郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2000-022023
公開番号（公開出願番号）：特開2001-217257
出願日： 2000年01月31日
公開日（公表日）： 2001年08月10日
要約：

【要約】【課題】 拡散層を高精度に形成する困難性を排除してVth制御を容易にし、半導体表面の空乏層化の影響を少なくし、チャネル層のキャリア密度を確保して、ソース・ゲート間の抵抗増を抑制する。【解決手段】 ソース・ドレイン電極間の電流通路になる半導体からなるチャネル層14と、それよりも電子親和力の小さい半導体からなるものでチャネル層14上に形成された第1の障壁層15と、第1導電型不純物を高濃度に含む半導体からなる第1導電型低抵抗領域を有し、かつその電子親和力とバンドギャップとの和がチャネル層14の電子親和力よりも1.3eV以上大きいもので、第1の障壁層15上に形成された第1のゲートコンタクト層24と、その上に形成されたゲート電極20と、第1の障壁層15上にゲート電極20を間にして形成されたソース電極18およびドレイン電極19とを備えたものである。

請求項（抜粋）：

ソース電極とドレイン電極との間の電流通路になる半導体からなるもので基体上に形成されたチャネル層と、前記チャネル層よりも電子親和力の小さい半導体からなるもので前記チャネル層上に形成された第1の障壁層と、第1導電型不純物を高濃度に含む半導体からなる第1導電型低抵抗領域を有し、かつその電子親和力とバンドギャップとの和が前記チャネル層の電子親和力よりも1.3eV以上大きいもので、前記第1の障壁層上に形成された第1のゲートコンタクト層と、前記第1のゲートコンタクト層上に形成されたゲート電極と、前記第1の障壁層上に前記ゲート電極を間にして形成されたソース電極およびドレイン電極とを備えたことを特徴とする半導体装置。

IPC (2件)：

H01L 21/337 ,  H01L 29/808

Fターム (20件)：

5F102FA00 ,  5F102FA01 ,  5F102FA03 ,  5F102GA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK05 ,  5F102GK06 ,  5F102GL04 ,  5F102GL05 ,  5F102GM04 ,  5F102GM05 ,  5F102GM06 ,  5F102GM08 ,  5F102GM10 ,  5F102GQ01 ,  5F102GS02 ,  5F102GV08