半導体記憶装置およびその駆動法

発明者：
出願人/特許権者：
代理人 (1件)：朝日奈宗太 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-127746
公開番号（公開出願番号）：特開平5-326975
出願日： 1992年05月20日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】 MNOS型またはMONOS型の不揮発性半導体記憶装置で、セルの小型化を図ると共に、その製法および駆動法を提供する。【構成】 MNOS型またはMONOS型のメモリトランジスタが、マトリックス状に配置され、横方向に並んだメモリトランジスタの隣り合ったソース領域とドレイン領域とが接続されたFACE型で構成する。好ましい態様としては、メモリトランジスタのドレイン領域2とソース領域3がそれぞれチャネル領域10からオフセットして形成され、ソース側のオフセット領域上に選択ゲート電極が形成され、選択ゲート電極の電圧により、書込みと書込み禁止のセルの区別をする。また読出し時はドレイン電極にも電圧が印加され、ソース-ドレイン間も導通可能状態とし、しきい値電圧に応じてON、OFFとなる「1」または「0」の状態が読み出される。

請求項（抜粋）：

金属-酸化膜-チッ化膜-酸化膜-半導体または金属-チッ化膜-酸化膜-半導体のゲート構造を有する不揮発性メモリトランジスタがアレイ状に形成され、横方向に並べられた前記各メモリトランジスタのドレイン領域およびソース領域がそれぞれ隣のメモリトランジスタのソース領域およびドレイン領域に接続されてなる半導体記憶装置。

IPC (3件)：

H01L 29/788 , H01L 29/792 , G11C 16/02

FI (2件)：

H01L 29/78 371 , G11C 17/00 307 E

前のページに戻る