特許

J-GLOBAL ID：200903071447529785

半導体装置の製造方法

発明者： 三好 康介
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-240695
公開番号（公開出願番号）：特開平5-082653
出願日： 1991年09月20日
公開日（公表日）： 1993年04月02日
要約：

【要約】【目的】半導体装置の多層配線形成において、配線間の接続不良の低減と導通の確保を行うことで、配線の信頼性を向上させることを目的とする。【構成】層間絶縁膜12上に導電性のある材料13を形成することによって、層間配線接続孔形成後のスパッタエッチ(下層配線表面清浄化処理)時に層間絶縁膜に起因する酸化膜系の堆積物の生成を防ぐことを特徴とする。【効果】多層配線の形成において、層間絶縁膜上に導電性材料を形成することによって、上層配線形成前処理であるArスパッタエッチによる下層配線表面への酸化膜系堆積物の付着防止と下層配線表面への導電性材料の堆積を行うため、接続不良が低減し、また配線間の導通が確保されるので、配線の信頼性を向上させる効果を有する。

請求項（抜粋）：

半導体基板上の下層配線上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に導電性のある材料膜を形成する工程と、前記導電性材料膜および層間絶縁膜を通して前記下層配線上に層間配線接続孔を形成する工程と、スパッタエッチにより下層配線表面に存在する変質層を除去する工程と、全面に上層配線材料を堆積する工程とを有することを特徴とする半導体装置の製造方法。

引用特許：

審査官引用 (3件)

• 特開平3-150846
  
• 特開昭55-071089
  
• 特開平3-241831