特許
J-GLOBAL ID：200903071452940728
半導体記憶装置
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2000-211716
公開番号（公開出願番号）：特開2002-025287
出願日： 2000年07月12日
公開日（公表日）： 2002年01月25日
要約：
【要約】【課題】 フラッシュメモリのような内部昇圧回路を有する半導体記憶装置において、書込み動作から抜け出せなくなる事態を回避できるとともに、外部電源電圧のレベルに応じて速やかに書込み動作を終了することができるようにする。【解決手段】 内部昇圧回路を備えた半導体記憶装置において、昇圧電圧が所定電位に達したか検出する電圧検出回路(リミッタ回路LM)と、所定時間を計時可能なタイマとを設け、制御回路は、昇圧電圧が所定電位に達したことを上記電圧検出回路が検出した場合に上記昇圧電圧を選択メモリセルに印加する一方、昇圧回路が昇圧動作を開始した後所定時間経過したことをタイマの計時情報に基づいて検知した場合に、上記昇圧回路で発生された昇圧電圧が所定電位に達していなくても昇圧された電圧を選択メモリセルに印加するようにした。
請求項（抜粋）：
複数のメモリセルと、外部から供給される電源電圧に基づいて昇圧した電圧を発生する昇圧回路を備え、昇圧回路で発生された電圧が所定レベルに達したときに該昇圧電圧を選択されたメモリセルに印加する半導体記憶装置において、上記昇圧電圧が所定電位に達したか否か検出する電圧検出回路と、上記昇圧回路の昇圧動作の開始と停止を制御可能な制御回路と、所定時間を計時可能なタイマとを備え、上記制御回路は、上記昇圧電圧が所定電位に達したことを上記電圧検出回路が検出した場合に上記昇圧電圧を選択メモリセルに印加する一方、上記昇圧回路が昇圧動作を開始した後所定時間経過したことを上記タイマの計時情報に基づいて検知した場合には、上記昇圧回路で発生された昇圧電圧が所定電位に達していなくても昇圧された電圧を上記選択メモリセルに印加することを特徴とする半導体記憶装置。
IPC (2件)：
FI (3件)：
G11C 17/00 632 A
, G11C 17/00 611 E
, G11C 17/00 612 E
5B025AA03
, 5B025AD10
, 5B025AE08
