特許
J-GLOBAL ID：200903071466548502
バッファメモリ容量不足検出回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-309844
公開番号（公開出願番号）：特開平6-164646
出願日： 1992年11月19日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 2種類の非同期クロックでそれぞれが稼働している通信機器間において、長期間に亘る周波数の変動を吸収するバッファ回路のオ-バ-フロ-やアンダ-フロ-の検出を事前に行い、バッファメモリの最適化制御回路を提供すること。【構成】 メモリのオ-バ-フロ-やアンダ-フロ-をアドレス一致検出器3で検出し、第1のクロックD1を使用した第1フリップフロップ4で検出信号F1をラッチするか、第1のクロックD1を第3フリップフロップ6で第2のクロックE1を使いシフトしたシフトクロックD3を使用した第2フリップフロップ5で検出信号F2をラッチして、検出信号F1・F2をORゲ-ト7を通してアドレス制御信号G1を出力し、アドレス制御回路8によりバッファメモリの最適化制御を行うので、メモリ余裕がなくなる直前にバッファサイズの最適化制御を行うことができる。
請求項（抜粋）：
互いに非同期で動作を行う装置間のデータ速度差を吸収するために設けられ、読出アドレス及び書込アドレスとを受けて動作するバッファメモリに結合して使用され、前記バッファメモリにおける容量の不足を検出し、検出結果に応じて、前記バッファメモリを制御するバッファメモリ容量不足検出回路において、前記読出アドレスと前記書込アドレスとの一致を検出し、両者の一致期間に応じた一致検出信号を送出する一致検出手段と、予め定められた周波数を有する第1のクロックを受け、該第1のクロックにしたがって前記一致検出信号をラッチし、ラッチ結果を第1の信号として出力する第1の手段と、前記第1のクロックより高い周波数を有する第2のクロックを受け、該第2のクロックにしたがって前記一致検出信号をラッチし、ラッチ結果を第2の信号として出力する第2の手段と、前記第1及び第2の信号を前記バッファメモリの制御信号として出力する手段とを有することを特徴とするバッファメモリ容量不足検出回路。
IPC (2件)：
H04L 13/08
, G06F 13/00 353
