特許

J-GLOBAL ID：200903071498067816

半導体装置の製造方法

発明者： 篠木 裕之 ,  徳重 利洋智 ,  高井 信行
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-291471
公開番号（公開出願番号）：特開2001-110813
出願日： 1999年10月13日
公開日（公表日）： 2001年04月20日
要約：

【要約】【課題】 チップサイズパッケージの信頼性を向上させる。【解決手段】 層間絶縁層2を介して形成されたAl電極1の一部を露出する開口部Kを有したパッシベーション膜3をウエハ上に形成し、前記開口部Kから露出する前記Al電極1と接続され、ウエハ上面に延在する配線層7を形成する。次に、前記配線層7上にメタルポスト8を形成した後に、当該配線層7を含むチップの周囲に位置し、前記ウエハをハーフカットする第1の溝TC1を形成する。更に、前記第1の溝TC1を介して前記層間絶縁膜2の上層部を等方性エッチングして当該第1の溝TC1よりも開口径の広い第2の溝TC2を形成する。そして、前記配線層7,第2の溝TC2及び第1の溝TC1を含む前記ウエハ表面を樹脂封止して絶縁樹脂層Rを形成した後に、前記第1及び第2の溝TC1,TC2内に形成された前記樹脂層Rを介して前記ウエハをフルカットする。

請求項（抜粋）：

表面に第1の絶縁層を有するウエハのダイシング領域に当該ウエハをハーフカットする溝を形成する工程と、前記溝はその側面に凹凸部を有し、当該凹凸部の形成された溝に第2の絶縁層を形成する工程と、前記第2の絶縁層で前記溝の側面を被覆した状態で、前記ウエハのフルカットを行うことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  H01L 21/301 ,  H01L 21/60

FI (4件)：

H01L 21/88 Z ,  H01L 21/78 Q ,  H01L 21/78 S ,  H01L 21/92 604 R

Fターム (23件)：

5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033JJ01 ,  5F033JJ11 ,  5F033KK08 ,  5F033KK33 ,  5F033MM08 ,  5F033MM13 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ03 ,  5F033QQ27 ,  5F033QQ30 ,  5F033RR06 ,  5F033RR21 ,  5F033RR22 ,  5F033RR27 ,  5F033SS15 ,  5F033SS22 ,  5F033XX12 ,  5F033XX18

引用特許：

出願人引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-046301   出願人：日本テキサス・インスツルメンツ株式会社

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-046301   出願人：日本テキサス・インスツルメンツ株式会社