特許
J-GLOBAL ID：200903071498942512
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平6-216551
公開番号（公開出願番号）：特開平8-064689
出願日： 1994年08月18日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】 ソース・ドレイン領域上にシリサイド層を形成した保護用トランジスタの静電破壊耐圧を向上させる。【構成】 p型シリコン基板1上にゲート酸化膜2を介してゲート電極3を形成し、基板表面にn- 型拡散層4とn+ 型拡散層6を形成する。ここで、保護用のトランジスタにおいてはドレイン領域のn+ 型拡散層6は、コンタクトホールから外れない範囲内において極力狭く形成される〔(b)図〕。ソース・ドレイン領域上にシリサイド層7を形成し〔(c)図〕、全体を層間絶縁膜8で被覆した後、コンタクトホール9を開口し、Al配線10を形成する〔(d)図〕。
請求項（抜粋）：
ソース・ドレイン領域が高不純物濃度領域と少なくともチャネル領域側に形成された低不純物濃度領域とを有するLDD構造をなしており、該ソース・ドレイン領域の一部が高融点金属シリサイドにより覆われているトランジスタを複数個有する半導体集積回路装置において、入出力回路における保護用トランジスタでは、ドレイン領域内の高不純物濃度領域からチャネル領域までの距離がソース領域内の高不純物濃度領域からチャネル領域までの距離より長く設定されていることを特徴とする半導体集積回路装置。
IPC (4件)：
H01L 21/8234
, H01L 27/088
, H01L 27/04
, H01L 21/822
H01L 27/08 102 F
, H01L 27/04 H
