特許

J-GLOBAL ID：200903071505108892

MOSデバイス製造方法

発明者： マーク エス.ロッダー
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-310990
公開番号（公開出願番号）：特開平9-172176
出願日： 1996年11月21日
公開日（公表日）： 1997年06月30日
要約：

【要約】【課題】 MOSデバイスを作製する方法を得る。【解決手段】 本方法は、第1の伝導形の基板(18)を覆ってそれから絶縁された導電層(22)を形成し、前記導電層の一部分をエッチングして、上側および側面を有するゲート構造(26および28)を形成し、前記ゲート構造の少なくとも側面上へ絶縁層(30)を形成し、前記基板表面において、前記ゲート構造および前記ゲート構造の側面上の絶縁層に揃えてドーパントを打ち込んでソース/ドレイン延長部(34および40)を形成し、更に高速熱アニールプロセスを施して、打ち込み損傷を減らし、後続の低温処理工程中のドーパントの過渡的な増速拡散を減らす工程を含む。前記高速熱アニールプロセスは前記MOSデバイスを約800ないし1000°Cの温度に約5ないし45秒間曝すことを含む。

請求項（抜粋）：

MOSデバイスを作製する方法であって、次の工程:表面を有する、第1の伝導形の基板を供給すること、前記基板を覆ってそれから絶縁された導電層を形成すること、前記導電層の一部分をエッチして、上側および側面を有するゲート構造を形成すること、前記ゲート構造の少なくとも前記側面上へ絶縁層を形成すること、前記基板表面において、前記ゲート構造および前記ゲート構造の側面上の前記絶縁層に揃えてドーパントを打ち込んでソース/ドレイン延長部を形成すること、および高速熱アニールプロセスを施して、打ち込み損傷を減らし、後続の低温処理工程中のドーパントの過渡的な増速拡散を減らすこと、を含む方法。

IPC (7件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/265 ,  H01L 21/266 ,  H01L 21/76 ,  H01L 21/8238 ,  H01L 27/092

FI (5件)：

H01L 29/78 301 P ,  H01L 21/265 A ,  H01L 21/265 M ,  H01L 21/76 N ,  H01L 27/08 321 D