特許

J-GLOBAL ID：200903071507628168

歪補償層を有する半導体構造及び製造方法

発明者： 高山 徹 ,  馬場 孝明 ,  ジェームス エス ハリス ジュニア
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 杉村 興作 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-608410
公開番号（公開出願番号）：特表2002-540618
出願日： 2000年03月01日
公開日（公表日）： 2002年11月26日
要約：

【要約】 本発明は、複数対の構成層を含み、第1構成層が引張応力の下の材料を含み、第2構成層が圧縮応力の下の材料を含み、そのため、隣接層の応力が互いを補償し、欠陥の発生を減少させる、歪み補償された超格子層を含む半導体構造を提供する。適切な材料の選定によって、少なくともいくつかの実行において、増大したバンドギャップ及び光学的画成が提供される。本発明の構造は、特に、レーザダイオード、フォトダイオード、フォトトランジスタ、及びヘテロ接合電解効果及びバイポーラトランジスタに適切である。

請求項（抜粋）：

半導体構造であって、 第1導電率の基板、及び 複数対の第1構成層及び第2構成層を含み、前記第1構成層が引張応力下の材料を含んでおり、前記第2構成層が圧縮応力下の材料を含んでおり、前記圧縮応力及び前記引張応力がそれぞれの間の界面で各々他方を補償している、第1超格子層を含んでいることを特徴とする半導体構造。

IPC (8件)：

H01S 5/343 610 ,  H01L 21/205 ,  H01L 21/331 ,  H01L 21/338 ,  H01L 29/201 ,  H01L 29/737 ,  H01L 29/778 ,  H01L 29/812

FI (5件)：

H01S 5/343 610 ,  H01L 21/205 ,  H01L 29/201 ,  H01L 29/80 H ,  H01L 29/72 H

Fターム (39件)：

5F003BC00 ,  5F003BE00 ,  5F003BF06 ,  5F003BG06 ,  5F003BM03 ,  5F045AB14 ,  5F045AB17 ,  5F045AB18 ,  5F045AF02 ,  5F045AF04 ,  5F045AF09 ,  5F045BB12 ,  5F045BB16 ,  5F045CA02 ,  5F045CA10 ,  5F045CA12 ,  5F045DA54 ,  5F045DA55 ,  5F045DA63 ,  5F045DA69 ,  5F073AA07 ,  5F073AA73 ,  5F073AA74 ,  5F073AA77 ,  5F073AA86 ,  5F073BA06 ,  5F073CA07 ,  5F073CB02 ,  5F073CB04 ,  5F073CB05 ,  5F073EA29 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ04 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08