特許

J-GLOBAL ID：200903071518827880

デコード装置

発明者： 天野 典昭 ,  藤原 淳 ,  松山 和弘 ,  縣 政志
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-061750
公開番号（公開出願番号）：特開平6-275073
出願日： 1993年03月22日
公開日（公表日）： 1994年09月30日
要約：

【要約】【目的】 ある選択信号が選択されてから次の選択信号が選択されるまでの時間を短縮することを目的とする。【構成】 デコーダ13にシフトレジスタを設ける。シフトレジスタは、プリデコーダ12から出力されるプリデコード信号1Cとクロック信号CLKとを入力とし、プリデコード信号1Cに対応した選択信号1Yを初期に出力しクロック信号CLKの入力毎に複数の選択信号1Cを順次シフトさせて出力する。【効果】 ある選択信号が選択されてから次の選択信号が選択されるまでの時間は、プリデコーダを通過しない分従来より短縮できる。

請求項（抜粋）：

外部アドレス信号を入力するアドレスバッファと、前記アドレスバッファから出力される内部アドレス信号を入力するプリデコーダと、前記プリデコーダから出力されるプリデコード信号とクロック信号とを入力とし、前記プリデコード信号に対応した選択信号を初期に出力し前記クロック信号の入力毎に複数の選択信号を順次シフトさせて出力するシフトレジスタを有するデコーダとを備えたデコード装置。

IPC (4件)：

G11C 11/408 ,  G11C 8/04 ,  G11C 11/413 ,  G11C 29/00 301

FI (2件)：

G11C 11/34 354 B ,  G11C 11/34 302 A