半導体メモリ回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-164934
公開番号（公開出願番号）：特開平7-021768
出願日： 1993年07月05日
公開日（公表日）： 1995年01月24日
要約：

【要約】 (修正有)【目的】マルチポートRAMセルのレイアウト・サイズを圧縮する。【構成】マルチポートRAMセル4に対するデータ書き込み用信号線及びワードアドレス信号線を介して接続される信号を、マルチポートRAMセル4外において、データ書き込み用信号線及びワードアドレス信号線に区分して論理合成することにより、データ書き込み用信号線を、同相入力用ディジット線102及び逆相入力用ディジット線103の2本により構成し、ワードアドレス線をワード信号線118の1本により構成することができる。

請求項（抜粋）：

行列状に配置される基本記憶回路部と、それぞれ独立に配置される前記基本記憶回路部に対応する複数のデータ書込み用信号線、複数のワードアドレス信号線および複数のデータ読み出し用信号線とを含み、マルチポート・ランダム・アクセス・メモリとして形成される半導体メモリ回路において、前記基本記憶回路部に対応する複数のデータ書き込み用信号線および複数のワードアドレス信号線を介して前記基本記憶回路部に接続される信号群を、前記基本記憶回路部外において、データ書き込み用信号線およびワードアドレス信号線のそれぞれの信号線に区分して個別に論理合成することにより、前記基本記憶回路部に接続されるデータ書き込み用信号線を、同相および逆相の2本の入力用ディジット線により構成し、前記基本記憶回路部に接続されるワードアドレス信号線を、ワードアドレス信号線1本により構成することを特徴とする半導体メモリ回路。

前のページに戻る