特許

J-GLOBAL ID：200903071531774280

薄膜半導体素子

発明者： 内古閑 修一 ,  池田 貴美 ,  秋山 政彦
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平6-042965
公開番号（公開出願番号）：特開平7-254710
出願日： 1994年03月15日
公開日（公表日）： 1995年10月03日
要約：

【要約】 (修正有)【目的】薄膜半導体素子の製造工程を増加、複雑化すること無くバックライトに起因したリーク電流の低減を図った薄膜半導体素子の提供。【構成】逆スタッガ型TFTに於いて、チャネル領域31を形成する半導体層が膜厚48nm以下であり、かつソース・ドレイン電極32とゲート電極6が重なり領域をもつことを特徴とする薄膜半導体装置を提供するものである。

請求項（抜粋）：

絶縁性基板と、この絶縁性基板上に形成されたゲート電極と、このゲート電極上に形成され膜厚48nm以下の半導体層と、この半導体層上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたチャネル保護層と、このチャネル保護層に重なることなく両側に隣接して形成され且つ前記ゲート電極と重なるソース・ドレイン電極とを具備することを特徴とする薄膜半導体素子。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (3件)：

H01L 29/78 311 P ,  H01L 29/78 311 X ,  H01L 29/78 311 A