特許

J-GLOBAL ID：200903071541851852

半導体装置およびその製造方法

発明者： 橋詰 靖之 ,  古川 彰彦
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-159698
公開番号（公開出願番号）：特開2001-339048
出願日： 2000年05月30日
公開日（公表日）： 2001年12月07日
要約：

【要約】【課題】 素子面積の縮小を可能とする、高集積化に適した半導体装置を提供することを主要な目的とする。【解決手段】 半導体基板1の上に、金属配線層22と水平方向に離れて、容量素子が設けられている。容量素子はそれぞれの上端が金属配線層22の表面と同じ高さに位置し、そのそれぞれの下端が金属配線層12の表面と同じ高さに位置し、半導体基板1に対して垂直方向に延びる1対の金属電極40,41を含む。金属電極40,41は、金属配線層22と同じ素材で、一体化して形成されている。

請求項（抜粋）：

半導体基板と、前記半導体基板の上に積層して設けられたn層の金属配線層と、前記半導体基板の上に、前記金属配線層と水平方向に離れて設けられた容量素子と、を備え、前記容量素子は、それぞれの上端がn番目の前記金属配線層の表面と同じ高さに位置し、それぞれの下端がn-1番目の金属配線層の表面と同じ高さに位置し、前記半導体基板に対し垂直方向に延びる1対の金属電極を含み、前記金属電極は、前記n番目の金属配線層と同じ素材で一体化して形成されている、半導体装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/3205

FI (2件)：

H01L 27/04 C ,  H01L 21/88 S

Fターム (32件)：

5F033HH11 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ33 ,  5F033KK11 ,  5F033KK33 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN29 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ23 ,  5F033QQ33 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033TT02 ,  5F033TT08 ,  5F033VV10 ,  5F033VV16 ,  5F033XX01 ,  5F033XX03 ,  5F038AC04 ,  5F038AC05 ,  5F038AC10 ,  5F038AC15 ,  5F038AC16 ,  5F038EZ20