特許

J-GLOBAL ID：200903071594325125

半導体記憶装置

発明者： 建 部 啓 二
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-039051
公開番号（公開出願番号）：特開2000-242517
出願日： 1999年02月17日
公開日（公表日）： 2000年09月08日
要約：

【要約】 (修正有)【課題】 回路面積の増大を抑制し、かつテスト時間の短縮が可能な半導体記憶装置を提供する。【解決手段】 E2 PROM4に書き込みむときは、CPU1をバス10に接続して所定バイト分書き込む信号を与え、タイミング発生回路6を非動作状態にする。E2 PROM4が書き込みを開始すると、CPU1のバス10への接続を解除し、タイミング発生回路6を接続する。E2 PROM4が所定バイト分書き込んでいる間、タイミング発生回路6がROM2の読み出しやRAM3の書き込み及び読み出しに必要な信号を与え、テストを行う。ROM2及びRAM3から読み出されたデータはデータ圧縮器7に格納される。E2 PROM4の書き込みが終了すると、タイミング発生回路6を非動作状態にしCPU1をバス10に接続して、次の所定バイトの書き込みに必要な信号を与える。

請求項（抜粋）：

ー系統のバスと、前記バスに接続され、書き込みを開始すると書き込み開始信号を出力し書き込みが終了すると書き込み終了信号を出力する電気的消去及びプログラム可能読み出し専用メモリと、前記バスに接続された読み出し専用メモリと、接続要求信号を与えられると前記バスに接続し、前記電気的消去及びプログラム可能読み出し専用メモリに対して書き込みに必要なデータを転送し、接続解除要求信号を与えられると前記バスへの接続を解除する演算処理部と、前記電気的消去及びプログラム可能読み出し専用メモリが前記書き込み開始信号を出力すると、前記演算処理部に前記接続解除要求信号を与えるとともにイネーブル信号を出力し、前記電気的消去及びプログラム可能読み出し専用メモリが前記書き込み終了信号を出力すると、前記前記演算処理部に前記接続要求信号を与えるとともにディスイネーブル信号を出力する制御回路と、前記制御回路が前記イネーブル信号を出力すると動作状態になり前記バスに接続され、前記読み出し専用メモリに読み出しに必要な信号を与え、前記制御回路が前記ディスイネーブル信号を出力すると非動作状態になり前記バスへの接続を解除されるタイミング発生器と、を備えることを特徴とする半導体記憶装置。

IPC (5件)：

G06F 11/22 340 ,  G06F 11/22 350 ,  G06F 12/16 330 ,  G06F 15/78 510 ,  G11C 29/00 675

FI (5件)：

G06F 11/22 340 C ,  G06F 11/22 350 B ,  G06F 12/16 330 A ,  G06F 15/78 510 K ,  G11C 29/00 675 M

Fターム (24件)：

5B018GA03 ,  5B018HA01 ,  5B018JA01 ,  5B018JA22 ,  5B018MA01 ,  5B018NA01 ,  5B018NA04 ,  5B018NA06 ,  5B018PA03 ,  5B018QA13 ,  5B048AA12 ,  5B048AA19 ,  5B048CC02 ,  5B048DD01 ,  5B062AA01 ,  5B062AA10 ,  5B062CC03 ,  5B062JJ05 ,  5L106AA10 ,  5L106AA16 ,  5L106DD02 ,  5L106DD03 ,  5L106DD12 ,  5L106GG05