特許

J-GLOBAL ID：200903071638619520

半導体装置の製造方法

発明者： 梅林 拓
出願人/特許権者： ソニー株式会社
代理人 (1件)： 高橋 光男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-299227
公開番号（公開出願番号）：特開平6-124943
出願日： 1992年10月12日
公開日（公表日）： 1994年05月06日
要約：

【要約】【目的】 メモリセル端でLOCOSパターニングの定在波効果による線幅のばらつきを抑制して、特性の揃ったメモリセルを形成する。【構成】 酸化SiO2(ポリ酸化)膜6の上にレジストを塗布する前に、SOG11をコートし、ウエハ1の上面を平坦化する。次いで、SOG11の上からレジスト12を塗布し、パターンニングする。これにより、メモリセル端に段差がほとんどなくなり、メモリセル端とメモリセル中央部とのレジスト膜厚の差が最小限に抑えられる。

請求項（抜粋）：

半導体基板上に、メモリセル部と周辺回路部を有し、メモリセル部を掘り下げた領域に形成する半導体装置を製造する方法において、前記メモリセル部となる部分を掘り下げる処理が終了した後に、半導体基板の全面に窒化膜を形成する工程と、半導体基板の全面に平坦化膜を形成する工程と、素子分離領域上の窒化膜を除去する工程と、ウエットエッチングにより残った平坦化膜を除去する工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/316 ,  H01L 21/318 ,  H01L 21/76 ,  H01L 27/108

FI (2件)：

H01L 21/94 A ,  H01L 27/10 325 S