特許
J-GLOBAL ID:200903071641847674

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 柿本 恭成
公報種別:公開公報
出願番号(国際出願番号):特願平7-011474
公開番号(公開出願番号):特開平8-203280
出願日: 1995年01月27日
公開日(公表日): 1996年08月09日
要約:
【要約】 (修正有)【目的】 外部クロックの周波数に応じて、最適な内部クロックを発生する。【構成】 遅延回路より、外部クロックCLKに対して、遅延回路の遅延時間だけ遅れて出力される。外部クロックCLKの周波数が低速な場合、外部クロックCLKのパルス幅の時間が遅延時間よりも長いので、外部クロックCLKの立ち下がり時には遅延回路がすでに立ち上がって“H”レベルとなっており、イネーブル信号が“H”レベル、と、“L”レベルとなる。そのため、低速動作用タイミング回路21がイネーブルとなり、内部クロックCLK1を発生する。また、外部クロックCLKの周波数が高速な場合、イネーブル信号が“L”レベル、と“H”レベルとなり、高速動作用タイミング回路22が内部クロックCLK2を発生する。
請求項(抜粋):
外部クロックの周波数を判定するクロック周波数判定手段と、前記クロック周波数判定手段による判定結果及び前記外部クロックに基づいて、内部クロックを生成するタイミング信号発生手段とを、備えたことを特徴とする半導体装置。
IPC (2件):
G11C 11/413 ,  G11C 11/407
FI (2件):
G11C 11/34 J ,  G11C 11/34 354 C

前のページに戻る