特許
J-GLOBAL ID:200903071652671977

半導体装置の電極形成方法

発明者:
出願人/特許権者:
代理人 (1件): 碓氷 裕彦
公報種別:公開公報
出願番号(国際出願番号):特願平3-176870
公開番号(公開出願番号):特開平5-021372
出願日: 1991年07月17日
公開日(公表日): 1993年01月29日
要約:
【要約】【目的】 Si基板1とTi膜7の密着力をNi膜9の引張応力に抗して高くする。【構成】 スパッタリングによる電極形成の際に、スパッタリング時の基板温度を300°C〜500°C程度とする。また、電極形成の前には、Arの逆スパッタリングによりSi基板1表面を清浄化し、同時に最表面はスパッタによるダメージにてアモルファス化する。これにより、Ti堆積時にTiがSi基板最表面のアモルファスSiと反応し、Si/Ti界面にSi-Tiのアモルファス層8が容易に形成される。このアモルファス層8の存在により、Si-Ti間の密着力は高くなり、充分Ni膜9の膜応力に耐え得るものとなる。
請求項(抜粋):
シリコン基板表面に基板に対して不活性なガスイオンを衝突させ、該シリコン基板表面に成長した自然酸化膜を除去するとともに、最表面をアモルファス化する第1工程と、該シリコン基板表面にコンタクト金属膜を300°C以上の所定の基板温度にて形成する第2工程と、該コンタクト金属膜上に密着用金属としてニッケル膜を形成する第3工程とを含むことを特徴とする半導体装置の電極形成方法。
IPC (2件):
H01L 21/28 ,  H01L 21/28 301
引用特許:
審査官引用 (14件)
  • 特開昭63-240017
  • 特開平1-143359
  • 特開平2-249273
全件表示

前のページに戻る