特許

J-GLOBAL ID：200903071659837986

MIS型半導体装置

発明者： 石田 実
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-265258
公開番号（公開出願番号）：特開平5-074807
出願日： 1991年09月17日
公開日（公表日）： 1993年03月26日
要約：

【要約】【目的】半導体基板の結晶欠陥が少なくて特性が優れているにも拘らず、ソース・ドレインを自己整合的に形成することができる様にして、製造工程を少なくし且つ微細化を可能にする。【構成】Si基板11の素子分離領域に形成したSiO2 膜15が素子活性領域を囲んでおり、ゲート電極である多結晶Si膜21とSiO2 膜15とで凹部22が形成されている。多結晶Si膜31が凹部22を埋めると共にSi基板11にコンタクトしており、この多結晶Si膜31がソース・ドレインになっている。このため、多結晶Si膜31は堆積後に平坦にエッチングすればよく、しかもソース・ドレインを形成するためにSi基板11中に不純物を高濃度にイオン注入する必要がない。

請求項（抜粋）：

半導体基板の素子活性領域を凸部が囲んでおり、前記素子活性領域を横断しているゲート電極と前記凸部とに囲まれて凹部が形成されており、前記凹部を埋めると共に前記半導体基板にコンタクトしている半導体膜がソース・ドレインになっているMIS型半導体装置。

IPC (2件)：

H01L 21/336 ,  H01L 29/784

FI (2件)：

H01L 29/78 301 P ,  H01L 29/78 301 R

引用特許：

審査官引用 (4件)

• 特開昭63-013379
  
• 特開平1-302863
  
• 特開昭59-181062
  
• 特開昭59-004046