特許
J-GLOBAL ID:200903071665372049

TFTシートおよびその製造方法

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2004-070359
公開番号(公開出願番号):特開2004-295121
出願日: 2004年03月12日
公開日(公表日): 2004年10月21日
要約:
【課題】 複数のTFT素子がゲートバスライン及びソースバスラインを介して連結配列されたTFTシートの簡易で効率的な製造方法を提供し、それにより寸法精度、位置精度が向上し、且つ個々のTFT間の性能のバラツキが抑えられたTFTシートを提供する。【解決手段】 支持体シート上に、ゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極をエレメントとして有する複数のTFTが、ゲートバスライン及びソースバスラインを介して連結されたTFTシートを製造するに当たり、シート上に形成されたゲートバスライン又はソースバスラインの位置を検出し、その位置情報に基づいて前記エレメントの配列位置と形状の情報を出力し、該配列位置に各エレメントを形成するTFTシートの製造方法。【選択図】 図8
請求項(抜粋):
支持体シート上に、ゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極をエレメントとして有する複数の薄膜トランジスタ(TFT)素子が、ゲートバスライン及びソースバスラインを介して連結されたTFTシートを製造するに当たり、シート上に形成されたゲートバスライン又はソースバスラインの位置を検出し、その位置情報に基づいて前記エレメントの配列位置と形状の情報を出力し、該配列位置に各エレメントを形成することを特徴とするTFTシートの製造方法。
IPC (5件):
G09F9/00 ,  G09F9/30 ,  H01L21/336 ,  H01L29/786 ,  H01L51/00
FI (9件):
G09F9/00 338 ,  G09F9/30 338 ,  H01L29/78 627C ,  H01L29/78 612D ,  H01L29/78 616K ,  H01L29/78 618B ,  H01L29/78 618A ,  H01L29/78 617J ,  H01L29/28
Fターム (61件):
5C094AA43 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094EA04 ,  5C094FB01 ,  5C094GB10 ,  5F110AA16 ,  5F110BB01 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF24 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110FF30 ,  5F110GG02 ,  5F110GG05 ,  5F110GG13 ,  5F110GG15 ,  5F110GG23 ,  5F110GG25 ,  5F110GG32 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG57 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK32 ,  5F110HK33 ,  5F110HM04 ,  5F110NN12 ,  5F110NN27 ,  5F110NN71 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ01 ,  5F110QQ14 ,  5G435AA17 ,  5G435BB12 ,  5G435CC09 ,  5G435KK10
引用特許:
出願人引用 (3件)
  • 有機薄膜トランジスタの製造方法
    公報種別:公開公報   出願番号:特願平9-331398   出願人:ルーセントテクノロジーズインコーポレイテッド
  • 米国特許第6087196号明細書
  • 国際公開第01/46987号パンフレット

前のページに戻る