特許

J-GLOBAL ID：200903071715236923

メモリ装置

発明者： 木村 紀之
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 松村 博
公報種別：公開公報
出願番号（国際出願番号）：特願平10-068738
公開番号（公開出願番号）：特開平11-273353
出願日： 1998年03月18日
公開日（公表日）： 1999年10月08日
要約：

【要約】【課題】 アクセススピードを向上させる。【解決手段】 データを記憶する複数のメモリセル1に2系統のビットライン2,11をそれぞれ接続し、各ビットライン2,11へのアクセスを制御するアドレス選択回路7と、各ビットライン2,11の入出力およびライン選択を行う入出力選択回路8を備え、2系統のビットライン2,11が、それぞれ2マシンサイクルに1回ずつ、しかも1マシンサイクルずれてプリチャージ、およびメモリセル1への読み出し/書き込み動作が行われるようにする。これにより、それぞれのビットライン2,11における読み書きの動作時間を従来の2倍確保することができるため、基本クロック10のサイクルを1/2にすることによって、メモリアクセスの高速化が実現する。

請求項（抜粋）：

データを記憶するメモリセルと、このメモリセルに接続されデータを読み書きするための2系統のビットラインと、これらのビットラインへのアクセスを選択するアドレス選択回路と、前記2系統のビットラインの入出力およびデータの選択を行う入出力制御回路を備え、前記2系統のビットラインが2マシンサイクルに1回のアクセスを1マシンサイクルずれて実行することを可能にしたことを特徴とするメモリ装置。