特許
J-GLOBAL ID：200903071718075319
データ転送方式
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平3-260393
公開番号（公開出願番号）：特開平5-100987
出願日： 1991年10月08日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】 CPUとメモリとの間のデータ転送時間の短縮化を実現する。【構成】 メモリ3から読み出したデータを保持する高速メモリバッファ2と、CPU1のアクセスの連続性とプログラムの流れの状態を判別する状態判別回路4と、アクセスの連続性とプログラムの流れの状態の出現頻度を計数する状態出現頻度計数回路5と、状態出現頻度計数の結果よりメモリからのデータ転送量を変化させるデータ転送量制御回路6とを有する。【効果】 メモリアクセスの連続性とプログラムの流れの状態の出現頻度に応じてデータの転送量を変化させることにより、シーケンス処理の頻度が高い場合はバースト転送を、シーケンス処理の頻度が低い場合は、シングル転送を選択してデータ転送の効率を上げると共に、CPUの処理速度を向上させる。
請求項（抜粋）：
CPUとメモリとの間にデータ転送を行うデータ転送装置であって、メモリから読み出したデータを保持する高速メモリバッファと、CPUの高速メモリバッファに対してのメモリアクセスの連続性とプログラムの流れの状態を判別する状態判別回路と、状態判別回路の結果より、メモリアクセスの連続性とプログラムの流れの状態の出現頻度を計数する状態出現頻度計数回路と、状態出現頻度計数回路の結果よりメモリからの読み出しデータのデータ転送量を変化させるデータ転送量制御回路とを有することを特徴とするデータ転送方式。
IPC (4件)：
G06F 13/12 330
, G06F 12/08
, G06F 13/16 510
, G06F 13/38 310
