特許
J-GLOBAL ID：200903071726073651
高速回路実装構造体
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-354866
公開番号（公開出願番号）：特開2000-183582
出願日： 1998年12月14日
公開日（公表日）： 2000年06月30日
要約：
【要約】 (修正有)【課題】中継コネクタと多層基板との接続部で発生する雑音電流および不要輻射を低減し、しかも小型化、高密度化および低コスト化をはかった低EMI構造の高速回路実装構造体を提供する。【解決手段】信号線とその周囲のグラウンドとを同軸状に配置した同軸ケーブル10と、信号層14に形成された信号配線34、37に接続されて設置された信号スルーホール30と、前記信号層を挾む対なるグラウンド層15とグラウンド配線32に接続された、グラウンドスルーホール17とを有する多層基板16と、前記同軸ケーブルと前記多層基板との間を接続する信号リード26、12と、該信号リードを挾み付けるグラウンドプレート25、13とを有する、ストリップラインの伝達モード接続の中継コネクタ100とを備えたことを特徴とする高速回路実装構造体で雑音電流および不要輻射を低減する。
請求項（抜粋）：
同軸の伝達モードで構成される同軸ケーブルと、電子回路と、前記同軸ケーブルと電子回路との間を、雑音電流および不要輻射を低減するストリップラインの伝達モードで接続する中継コネクタとを備えたことを特徴とする高速回路実装構造体。
FI (2件)：
H05K 9/00 L
, H05K 9/00 R
