特許
J-GLOBAL ID：200903071736763516
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-227419
公開番号（公開出願番号）：特開平7-085690
出願日： 1993年09月13日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】同時に活性化される複数のブロックに異なるカラム不良のアドレスが存在しても高い確率で救済可能な半導体記憶装置を提供することを目的とする。【構成】メモリセルアレイ11Aは、複数のブロック11A-1〜11A-16に分割され、行は行選択手段12-1で選択され、列は列選択手段13Aで上記複数のブロック11A-1〜11A-16に渡って選択される。上記複数のブロックの各々に対応してスペアメモリセルが設けられ、このスペアメモリセルはスペア列選択手段で各ブロック毎に選択される。メモリセルに不良が発生した時に、置換手段によってブロック単位で上記スペアメモリセルに置換される。選択制御手段37〜43は、上記行選択手段12-1を制御して少なくとも2つのブロックを同時に活性化させる。そして、切替手段31〜36によって同時に活性化されるブロックの選択を変更することを特徴とする。
請求項（抜粋）：
複数のブロックに分割されたメモリセルアレイと、このメモリセルアレイの行を選択する行選択手段と、上記メモリセルアレイの列を上記複数のブロックに渡って選択する列選択手段と、上記複数のブロックの各々に対応して設けられるスペアメモリセルと、上記スペアメモリセルを各ブロック毎に選択するスペア列選択手段と、上記メモリセルアレイ中のメモリセルに不良が発生した時に、ブロック単位で上記スペアメモリセルに置換する置換手段と、上記行選択手段を制御して少なくとも2つのブロックを同時に活性化させる選択制御手段と、上記行選択手段と上記選択制御手段とにより同時に活性化されるブロックの選択を変更する切替手段とを具備することを特徴とする半導体記憶装置。
IPC (2件)：
G11C 29/00 301
, G11C 11/401
