特許

J-GLOBAL ID：200903071738331818

半導体装置の製造方法および半導体装置

発明者： 荒川 伸一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2006-103809
公開番号（公開出願番号）：特開2007-281114
出願日： 2006年04月05日
公開日（公表日）： 2007年10月25日
要約：

【課題】本発明は、400°C以上の高温処理をせずに、ドライエッチングによるダメージを補修し、層間絶縁膜からの脱ガスを防止する半導体装置の製造方法および半導体装置を提供する。【解決手段】基板11上に設けられた下層配線15上および層間絶縁膜12上に、層間絶縁膜17を形成し、層間絶縁膜17に配線溝19と、配線溝19の底部に連通し、下層配線15に達する接続孔18を形成する。次に、層間絶縁膜17に炭素とシリコンを含有するガスを用いたプラズマ処理を行うことで、配線溝19および接続孔18の側壁に露出された層間絶縁膜17の表面側に緻密層31とSixCy膜からなるシール層32を形成する。次いで、プラズマ処理後の配線溝19および接続孔18の内壁を覆う状態で形成されるバリア膜20を介して、接続孔18にヴィア21を形成するとともに配線溝19に上層配線22を形成することを特徴とする半導体装置の製造方法および半導体装置である。【選択図】図2

請求項（抜粋）：

表面側に第1導電層が設けられた基板上に絶縁膜を形成し、ドライエッチングにより当該絶縁膜に凹部を形成する第1工程と、 前記絶縁膜に、炭素またはシリコンを含有するガスを用いたプラズマ処理を行う第2工程と プラズマ処理後の前記凹部に第2導電層を埋め込み形成する第3工程とを有する ことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 23/522

FI (2件)：

H01L21/90 J ,  H01L21/90 A

Fターム (60件)：

5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH21 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ21 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK13 ,  5F033KK14 ,  5F033KK21 ,  5F033KK25 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ00 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ12 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ92 ,  5F033RR01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR21 ,  5F033RR25 ,  5F033RR29 ,  5F033SS11 ,  5F033SS15 ,  5F033SS21 ,  5F033TT02 ,  5F033TT04 ,  5F033TT07 ,  5F033XX05 ,  5F033XX06 ,  5F033XX14 ,  5F033XX20 ,  5F033XX24 ,  5F033XX28 ,  5F033XX31