特許

J-GLOBAL ID：200903071742712338

半導体装置および半導体装置の製造方法

発明者： 添田 真也
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-270720
公開番号（公開出願番号）：特開2003-078022
出願日： 2001年09月06日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】 抵抗素子群内での抵抗値の相対的変動を防止し、信号配線の上層または下層の配線パターンからの影響による配線容量(浮遊容量)の変動を防止できること。【解決手段】 半導体基板上に抵抗素子群および/または信号配線層を有する半導体装置において、前記抵抗素子群および/または信号配線層の上層および/または下層にシールド層を設ける。

請求項（抜粋）：

半導体基板上に抵抗素子群を有し、前記抵抗素子群を有する領域の上層に金属配線層を有する半導体装置において、前記抵抗素子群と前記金属配線層との間にシールド層を設けたことを特徴とする半導体装置。

IPC (5件)：

H01L 21/822 ,  H01L 21/3205 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 27/108

FI (6件)：

H01L 27/04 H ,  H01L 21/88 S ,  H01L 27/10 621 C ,  H01L 27/10 681 F ,  H01L 27/04 R ,  H01L 27/04 D

Fターム (79件)：

5F033HH04 ,  5F033HH05 ,  5F033HH09 ,  5F033HH18 ,  5F033HH19 ,  5F033HH28 ,  5F033HH33 ,  5F033JJ04 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK09 ,  5F033KK18 ,  5F033KK19 ,  5F033KK33 ,  5F033LL04 ,  5F033MM07 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ65 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033SS04 ,  5F033TT02 ,  5F033VV03 ,  5F033VV09 ,  5F033VV16 ,  5F033XX00 ,  5F033XX15 ,  5F038AC05 ,  5F038AC15 ,  5F038AV06 ,  5F038BH10 ,  5F038BH18 ,  5F038BH20 ,  5F038CD05 ,  5F038CD13 ,  5F038CD18 ,  5F038DF05 ,  5F038DF11 ,  5F038EZ20 ,  5F083AD31 ,  5F083AD48 ,  5F083AD49 ,  5F083GA03 ,  5F083GA13 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083JA56 ,  5F083KA05 ,  5F083KA19 ,  5F083MA03 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA20 ,  5F083PR18 ,  5F083PR29 ,  5F083PR42 ,  5F083PR43 ,  5F083PR47 ,  5F083PR52 ,  5F083PR57 ,  5F083ZA12