半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：伊藤洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-028460
公開番号（公開出願番号）：特開2003-229496
出願日： 2002年02月05日
公開日（公表日）： 2003年08月15日
要約：

【要約】【課題】半導体基板のSTI端部近辺での応力集中とイオン注入起因の微少な欠陥の発生との相乗作用による結晶欠陥の発生を抑制する半導体装置の製造方法を提供する。【解決手段】 Si基板1の表層部において、アクティブ領域1aの周りにSTI3を形成する。そして、STI3上にゲート電極4及びサイドウォール5を形成した後、ゲート電極4からアクティブ領域1aにかけて、レジストマスク6を形成する。このとき、レジストマスク6のN+型拡散領域2の形成予定領域に接する端部6aがSTI端部3aから例えば0.3μm離れたところに位置するようにパターニングを行う。その後、イオン注入により、N+型拡散領域2をSTI端部3aから離間するように形成する。

請求項（抜粋）：

半導体基板(1)を用意する工程と、前記半導体基板(1)の表層部にトレンチ(10)を形成し、該トレンチ(10)内に素子分離用絶縁膜(3)を形成することで素子分離領域とアクティブ領域(1a)とを形成する工程と、前記半導体基板(1)上にゲート電極(4)を形成する工程と、前記半導体基板(1)上にマスク材(6)を形成する工程と、前記ゲート電極(4)及び前記マスク材(6)をマスクとするイオン注入により、自己整合的に、前記アクティブ領域(1a)に不純物拡散領域(2)を形成する工程とを有し、前記不純物拡散領域(2)を形成する工程では、前記アクティブ領域(1a)のうち、前記素子分離用絶縁膜(3)の形成により発生した応力が集中している領域(18)を除く領域に、前記半導体基板(1)と前記不純物拡散領域(2)との境界を存在させるように、前記応力が集中している領域(18)上に前記マスク材(6)を形成することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/8238 , H01L 21/76 , H01L 27/08 331 , H01L 27/092 , H01L 29/78

FI (6件)：

H01L 27/08 331 A , H01L 27/08 321 E , H01L 21/76 V , H01L 29/78 301 R , H01L 29/78 301 S , H01L 21/76 L

Fターム (45件)：

5F032AA39 , 5F032AA44 , 5F032AA45 , 5F032CA17 , 5F032CA20 , 5F032DA33 , 5F032DA53 , 5F032DA74 , 5F032DA78 , 5F048AA04 , 5F048AA07 , 5F048AC03 , 5F048BA01 , 5F048BB05 , 5F048BB14 , 5F048BC01 , 5F048BC03 , 5F048BG14 , 5F048DA25 , 5F140AA08 , 5F140AA24 , 5F140AB03 , 5F140BA01 , 5F140BC06 , 5F140BE07 , 5F140BF04 , 5F140BF51 , 5F140BF58 , 5F140BG08 , 5F140BG12 , 5F140BG38 , 5F140BG49 , 5F140BG52 , 5F140BG53 , 5F140BH02 , 5F140BH30 , 5F140BK08 , 5F140BK13 , 5F140CA01 , 5F140CA04 , 5F140CA08 , 5F140CB04 , 5F140CB08 , 5F140CB10 , 5F140CE20

引用特許：

審査官引用 (8件)

半導体装置及び基板上の凹部の埋め込み方法
公報種別：公開公報出願番号：特願平4-078348 出願人：ソニー株式会社
特開昭60-249345
MOS型半導体トランジスタの製造方法
公報種別：公開公報出願番号：特願2000-194455 出願人：シャープ株式会社

全件表示

前のページに戻る