特許

J-GLOBAL ID：200903071765210330

ガンマ補正回路

発明者： 浦田 栄▲吉▼
出願人/特許権者： 株式会社富士通ゼネラル
公報種別：公開公報
出願番号（国際出願番号）：特願平5-063612
公開番号（公開出願番号）：特開平6-276411
出願日： 1993年03月23日
公開日（公表日）： 1994年09月30日
要約：

【要約】【目的】 プラズマディスプレイ(PDP)におけるガンマ(γ)補正を簡易な構成の回路で行う。【構成】 シリアルデータからなる画素データの各ビットごとを所定のガンマ補正係数で補正する手段(切換回路3等)と、前記の各ビットごとに補正されたデータそれぞれを、画素データの最下位ビットを基準に上位側へ1ビットづつそれぞれシフトした状態で画素データごとに加算する手段(加算器5、ラッチ回路6等)と、前記補正手段(切換回路3)と加算手段(加算器5)との間に設け、該加算手段による加算を開始するときのみオンし、該加算が終了するまでの間はオフするようにする第1のスイッチ(SW1)と、前記加算により得た画素データのうちから上位所定ビット数のみを出力するようにオンする第2のスイッチ(SW2)とで構成する。

請求項（抜粋）：

シリアルデータからなる画素データの各ビットごとを所定のガンマ補正係数で補正する手段と、前記の各ビットごとに補正されたデータそれぞれを、画素データの最下位ビットを基準に上位側へ1ビットづつそれぞれシフトした状態で画素データごとに加算する手段と、前記補正手段と加算手段との間に設け、該加算手段による加算を開始するときのみオンし、該加算が終了するまでの間はオフするようにする第1のスイッチ手段と、前記加算により得た画素データのうちから上位所定ビット数のみを出力するようにオンする第2のスイッチ手段とで構成したことを特徴とするガンマ補正回路。