特許
J-GLOBAL ID：200903071800055440
PCRAMの再書込み防止
発明者：
,
出願人/特許権者：
代理人 (6件)：
杉村 興作
, 高見 和明
, 徳永 博
, 藤谷 史朗
, 来間 清志
, 冨田 和幸
公報種別：公表公報
出願番号（国際出願番号）：特願2003-558859
公開番号（公開出願番号）：特表2005-515577
出願日： 2003年01月06日
公開日（公表日）： 2005年05月26日
要約：
【課題】PCRAMセルをリフレッシュすることなく読み出す回路及び方法を提供する。【解決手段】プログラマブル導体メモリーセルを、メモリーセルの内容を書き変えずにセンスアンプによって読み出す。プログラマブル導体メモリーセルがアクセス・トランジスタを有する場合には、所定時間後にこのアクセス・トランジスタをオフ状態に切り換えて、前記セルをビット線から絶縁する。この所定時間は、前記セルの論理状態をビット線に転送できる程度の十分長い時間とし、かつ、センスアンプが作動する前に、前記セルをビット線から絶縁できる程度の十分短い時間とする。アクセス・トランジスタを利用しないプログラマブル導体メモリーセルについては、ビット線内に絶縁トランジスタを配置して、即ち、前記ビット線の前記センスアンプからこの絶縁トランジスタまでの部分と、前記ビット線の前記絶縁トランジスタから前記メモリーセルまでの部分とが、この絶縁トランジスタによって直列接続される。通常導通状態である前記絶縁トランジスタは、前記ビット線が前記プログラマブル導体メモリーセルを通る放電を開始した時点から所定時間が経過した後にオフ状態に切り換えられて、これにより、前記プログラマブル導体メモリーセルを、センシング動作が始まる前に前記センスアンプから絶縁する。
請求項（抜粋）：
プログラマブル導体ランダムアクセスメモリーセルからデータを読み出す装置を具えたメモリーデバイスであって、
前記装置が、
読み出し動作中に、前記メモリーセルを、アドレス指定されて活性化されたワード線と、アドレス指定されて活性化されたビット線との間に結合するアクセス回路と;
前記アドレス指定されて活性化されたビット線に結合されて、前記メモリーセルの論理状態を検出するセンスアンプと;
前記メモリーセルが、前記読み出し動作に応答してリフレッシュされることを防止する防止回路と
を具えていることを特徴とするメモリーデバイス。
IPC (1件)：
FI (1件)：
引用特許：
出願人引用 (5件)
-
米国特許5,761,115
-
米国特許5,896,312
-
米国特許5,914,893
全件表示
審査官引用 (1件)
前のページに戻る
