特許
J-GLOBAL ID：200903071810037407
乱数生成装置
発明者：
出願人/特許権者：
代理人 (1件)：
中島 司朗
公報種別：公開公報
出願番号（国際出願番号）：特願平9-049369
公開番号（公開出願番号）：特開平10-247140
出願日： 1997年03月04日
公開日（公表日）： 1998年09月14日
要約：
【要約】【課題】 チャレンジ・レスポンス型の機器間認証に用いられる長いビットのチャレンジデータを生成する乱数生成装置を小規模のハードウェアで実現する。【解決手段】 16ビットのフリーランカウンタ11と、64ビットのシフトレジスタ12a〜12dと、新たな乱数を生成する旨の要求を受けるとシフトレジスタ12aの値を右に16ビットシフトさせ、左端16ビットにフリーランカウンタ11の値を格納する制御部10とを備える。
請求項（抜粋）：
nビットの乱数を生成する乱数生成装置であって、前記乱数を保持するための保持手段と、nより小さいkビットの乱数を生成する乱数生成手段と、新たな乱数を生成する旨の指示を受けると前記乱数生成手段により生成された乱数を前記保持手段の一部に格納すると共に前記保持手段の残る部分には前記保持手段に保持されていた直前の乱数を再利用した値を格納する格納手段と、前記格納手段により前記保持手段に格納された値を新たな乱数として出力する出力手段とを備えることを特徴とする乱数生成装置。
IPC (3件)：
G06F 7/58
, G09C 1/00 650
, H04L 9/32
G06F 7/58 A
, G09C 1/00 650 B
, H04L 9/00 671
