特許

J-GLOBAL ID：200903071840634949

半導体集積回路装置の製造方法

発明者： 川上 博士 ,  長谷川 昇雄 ,  早野 勝也 ,  川北 惠三
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-242328
公開番号（公開出願番号）：特開平11-087650
出願日： 1997年09月08日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 接続孔の開口に用いるハードマスクの除去を接続孔の底部に存在する部材にダメージを与えることなく行う。【解決手段】 半導体基板1の周辺回路領域に情報蓄積用容量素子Cと同層に形成される絶縁膜24を形成し、情報蓄積用容量素子Cを形成した後、絶縁膜30aおよびSOG膜30bを形成して表面を平坦化する。その後、ハードマスク41を形成し、これを用いて接続孔42,43を開口する。さらに、半導体基板1の全面にレジスト膜44を形成した後、レジスト膜44をアッシングして接続孔42,43内のみにレジスト膜44を残す。その後、レジスト膜44により接続孔42,43の側壁および底部を保護しつつハードマスク41をエッチングして除去する。

請求項（抜粋）：

半導体集積回路装置の製造方法であって、(a)半導体基板の主面上にMISFETを形成し、前記MISFETの上層に金属膜を含む配線を形成し、前記配線を覆う層間絶縁膜を堆積した後、前記層間絶縁膜の表面を平坦化する工程、(b)平坦化された前記層間絶縁膜上に無機膜を堆積し前記無機膜をパターニングしてハードマスクを形成し、前記ハードマスクを用いて前記層間絶縁膜に前記配線に達する接続孔を形成する工程、(c)前記半導体基板の全面に、前記接続孔を埋め込む接続孔埋め込み膜を堆積し、前記ハードマスク上の前記接続孔埋め込み膜を除去して前記ハードマスクを露出する工程、(d)前記ハードマスクを除去する工程、を含むことを特徴とする半導体集積回路装置の製造方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/3065 ,  H01L 21/768

FI (4件)：

H01L 27/10 681 F ,  H01L 21/302 L ,  H01L 21/90 C ,  H01L 27/10 621 C