特許

J-GLOBAL ID：200903071894629150

半導体装置

発明者： 瀬古 公一
出願人/特許権者： 松下電器産業株式会社
代理人 (5件)： 小栗 昌平 ,  本多 弘徳 ,  市川 利光 ,  高松 猛 ,  濱田 百合子
公報種別：公開公報
出願番号（国際出願番号）：特願2004-074332
公開番号（公開出願番号）：特開2005-268278
出願日： 2004年03月16日
公開日（公表日）： 2005年09月29日
要約：

【課題】 本発明の課題は、各フリップフロップ間のクロック到達時間差を抑えることができ、フリップフロップに入力されるクロック信号のクロック到達時間を短縮することができ、半導体チップ上にフリップフロップ、その他のセル、及び通常信号線を効率的に配置することができる半導体装置を提供することである。【解決手段】 本発明の半導体装置は、半導体チップ上に配置されたセルにクロック信号を供給するクロック配線3、6と、前記クロック配線3、6の両側に配置された、前記セルに電源電圧を供給する電源配線1、2、4、5と、によって構成される積層構造の配線層を備え、対向する前記配線層のそれぞれに配置されたクロック配線3、6が、任意の交差位置13で接続される。【選択図】 図1

請求項（抜粋）：

半導体チップ上に配置されたセルにクロック信号を供給するクロック配線と、 前記クロック配線の両側に配置された、前記セルに電源電圧を供給する電源配線と、 を備える半導体装置。

IPC (3件)：

H01L21/822 ,  H01L21/3205 ,  H01L27/04

FI (3件)：

H01L27/04 D ,  H01L21/88 Z ,  H01L27/04 H

Fターム (13件)：

5F033UU04 ,  5F033VV00 ,  5F033VV04 ,  5F033XX00 ,  5F038BH10 ,  5F038CA02 ,  5F038CD02 ,  5F038CD06 ,  5F038CD09 ,  5F038CD12 ,  5F038CD13 ,  5F038DF01 ,  5F038EZ20

引用特許：

出願人引用 (1件)

• 半導体集積回路装置及びそのレイアウト方法
  公報種別：公開公報   出願番号：特願平5-252335   出願人：株式会社東芝, 東芝情報システム株式会社