特許

J-GLOBAL ID：200903071907472140

ループ並列化方法

発明者： 伊藤 信一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-182368
公開番号（公開出願番号）：特開2000-020482
出願日： 1998年06月29日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】 従来困難であったループ繰り返しにまたがるデータ依存が存在するループを並列化することを可能にしたループ並列化方法を得る。【解決手段】 パイプライン並列化変換部15は、ループ繰り返しにまたがるデータ依存が存在する多重ループに対して、当該多重ループの前後にバリア同期を発行するループを生成し、分割したループの直後にバリア同期を発行する文を生成する。これにより、多重ループをマルチプロセッサにおいてパイプライン的に並列実行することが可能となる。

請求項（抜粋）：

バリア同期機構を備えた共有メモリ型マルチプロセッサに与える目的コードを生成するための高級言語の翻訳を行うコンパイラにおけるループ並列化方法において、ループ繰り返しにまたがったデータ依存関係の存在する多重ループに対して、当該多重ループのうちのいずれかのループを分割し、分割したループをパイプライン的に並列実行させるために、分割後の多重ループの前後にバリア同期を発行するループを生成し、分割したループの直後にバリア同期を発行する文を生成することを特徴とするループ並列化方法。

IPC (4件)：

G06F 15/16 430 ,  G06F 9/38 310 ,  G06F 9/38 330 ,  G06F 9/45

FI (4件)：

G06F 15/16 430 A ,  G06F 9/38 310 E ,  G06F 9/38 330 E ,  G06F 9/44 322 G

Fターム (8件)：

5B013AA11 ,  5B013BB07 ,  5B013DD05 ,  5B045CC06 ,  5B045DD01 ,  5B045GG11 ,  5B081AA01 ,  5B081CC32