特許
J-GLOBAL ID：200903071908779029
薄膜トランジスタマトリクスの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-003640
公開番号（公開出願番号）：特開平6-208137
出願日： 1993年01月13日
公開日（公表日）： 1994年07月26日
要約：
【要約】【目的】 薄膜トランジスタ(TFT) マトリクスの製法に関し,2層目絶縁膜に開けるコンタクト孔を順テーパ形状にし且つ基板表面の導通化を防止し,素子の信頼性と製造歩留の向上を目的とする。【構成】 透明絶縁性の基板 1上にゲート電極 2と蓄積容量下部電極 3を形成し,その上に第1層目絶縁膜 4, 動作半導体層 5, チャネル保護膜 6を順次成膜し,ゲート電極直上のチャネル保護膜を残し,基板上にコンタクト層 7と金属膜 8を順に成膜し,パターニングして, ドレイン電極8Dと, ソース電極8Sと, 蓄積容量上部電極8Cを形成し,基板上に透明樹脂からなる第2層目絶縁膜 9を被着し,第2層目絶縁膜にコンタクト孔を形成し,基板上に透明電極膜を成膜して, 蓄積容量上部電極とソース電極とにコンタクトをとり, パターニングして画素電極11を形成するように構成する。
請求項（抜粋）：
透明絶縁性の基板(1) 上にゲート電極(2) と蓄積容量下部電極(3)を形成し,その上に第1層目絶縁膜(4), 動作半導体層(5) , チャネル保護膜(6) を順次成膜する工程と,次いで, 該ゲート電極直上の該チャネル保護膜を残すように, 該チャネル保護膜をパターニングする工程と,次いで,該基板上に高濃度半導体からなるコンタクト層(7) とソースドレイン電極用金属膜(8) を順に成膜する工程と,次いで, 該コンタクト層と該ソースドレイン電極用金属膜をパターニングして, ドレイン電極(8D)と, ソース電極(8S)と, 蓄積容量上部電極(8C)を形成する工程と,次いで, 該基板上に透明樹脂からなる第2層目絶縁膜(9) を被着する工程と,次いで,該ソース電極上および該蓄積容量上部電極上において,第2層目絶縁膜にコンタクト孔を形成する工程と,次いで,該基板上に透明電極膜を成膜して, 該蓄積容量上部電極と該ソース電極とを該透明電極膜にコンタクトをとり, 該透明電極膜をパターニングして画素電極(11)を形成する工程とを有することを特徴とする薄膜トランジスタマトリクスの製造方法。
IPC (2件)：
G02F 1/136 500
, H01L 29/784
