特許

J-GLOBAL ID：200903071909690463

半導体集積回路装置およびその製造方法

発明者： 三嶌 智史
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-300429
公開番号（公開出願番号）：特開2003-110034
出願日： 2001年09月28日
公開日（公表日）： 2003年04月11日
要約：

【要約】【課題】 特定ユーザの性能要求に応じてフラッシュメモリの設計を行うと他のユーザの要求には応えられず、多品種開発が必要となり、開発効率を落とし、各ユーザの要望時期に要望個数作製することが困難になる。【解決手段】 フラッシュメモリ42と、フラッシュメモリ42の主要な性能を調整する第1のトリミング回路43と、フラッシュメモリ42の性能の基準値からのずれを微調整する第2のトリミング回路44と、レジスタ45と、トリミング調整情報格納用のフラッシュメモリ46とを備え、外部より第1および第2のトリミング調整情報がフラッシュメモリ46に格納され、レジスタ45を介し第1,第2のトリミング回路43,44へ転送され、第1,第2のトリミングが実施される。第1のトリミングの実施によりフラッシュメモリ42の性能を大きく変化させ、多ユーザの性能要求に応じることが容易になる。

請求項（抜粋）：

電気的に消去および書き込み可能な不揮発性メモリと、前記不揮発性メモリの主要な性能を決定する第1のトリミングを実施するための第1のトリミング調整情報を格納するレジスタと、前記レジスタに格納される前記第1のトリミング調整情報が反映された第1のトリミング回路とを備えた半導体集積回路装置。

IPC (11件)：

H01L 21/8247 ,  G11C 16/02 ,  G11C 16/06 ,  G11C 17/00 ,  H01L 21/82 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 27/10 481 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (9件)：

G11C 17/00 D ,  H01L 27/10 481 ,  H01L 27/10 434 ,  G11C 17/00 631 ,  H01L 27/04 V ,  H01L 27/04 T ,  H01L 21/82 S ,  G11C 17/00 601 Z ,  H01L 29/78 371

Fターム (33件)：

5B003AA05 ,  5B003AB05 ,  5B003AC01 ,  5B003AD02 ,  5B003AE00 ,  5B003AE04 ,  5B025AD00 ,  5B025AD16 ,  5B025AE00 ,  5B025AE09 ,  5F038AV10 ,  5F038AV15 ,  5F038DF01 ,  5F038DF04 ,  5F038DF05 ,  5F038DT11 ,  5F038DT17 ,  5F038EZ20 ,  5F064AA07 ,  5F064BB09 ,  5F064BB15 ,  5F064BB31 ,  5F064FF04 ,  5F064FF27 ,  5F064FF28 ,  5F083CR12 ,  5F083EP00 ,  5F083ER22 ,  5F083GA30 ,  5F083ZA20 ,  5F101BG08 ,  5F101BH26 ,  5F101BH30