特許

J-GLOBAL ID：200903071911070634

ゼロ挿入回路及びゼロ挿入方法

発明者： 金子 博昭
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-086659
公開番号（公開出願番号）：特開2000-278256
出願日： 1999年03月29日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】 ゼロ挿入処理を行う際の消費電力を低減する。【解決手段】 フレームの開始及び終了を示すための情報が書き込まれたフィールドを有する情報列に対して、該フィールド以外の場所に規則的にビット“0”を挿入するゼロ挿入回路において、情報列がパラレルに入力され、該情報列に対してビット“0”を挿入するかどうかの検出が複数のビット単位で1ビットずつシフトしながら行われる。

請求項（抜粋）：

フレームの開始及び終了を示すための情報が書き込まれたフィールドを有する情報列に対して、該フィールド以外の場所に規則的にビット“0”を挿入するゼロ挿入回路において、前記情報列をパラレルに入力し、該情報列に対してビット“0”を挿入するかどうかの検出を複数のビット単位で1ビットずつシフトしながら行うことを特徴とするゼロ挿入回路。

IPC (2件)：

H04L 7/08 ,  H04J 3/06

FI (2件)：

H04L 7/08 A ,  H04J 3/06 A

Fターム (8件)：

5K028AA06 ,  5K028MM10 ,  5K047AA15 ,  5K047HH01 ,  5K047MM27 ,  5K047MM53 ,  5K047MM56 ,  5K047MM62

引用特許：

審査官引用 (1件)

• パターン検出装置
  公報種別：公開公報   出願番号：特願平8-068948   出願人：キヤノン株式会社