特許
J-GLOBAL ID:200903071934575261
半導体装置及びその製造方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平10-220781
公開番号(公開出願番号):特開2000-058781
出願日: 1998年08月04日
公開日(公表日): 2000年02月25日
要約:
【要約】【課題】 立体型キャパシタ素子の単位面積当たりの容量を増大させると共に、その製造方法を簡略化してプロセスコストを抑制し、高い信頼性と歩留まりを実現することが可能な半導体装置及びその製造方法を提供することを目的とする。【解決手段】 立体型MIM構造のキャパシタ素子10は、下部電極20上に誘電体層21を挟んで上部電極22aが形成されている構成であるが、この下部電極20が、下部電極層13とこの下部電極層13上に複数列に配列された先端が上を向いているクサビ形の導電性突起物16bとからなる立体構造となっている点に特徴がある。また、上部電極22a上には、上部電極取り出し配線層25aが形成されている。多層配線を構成する下層配線層12には、下部電極層13、並びに導電層22、誘電体層21、及び層間絶縁膜14を貫通して開口された接続孔24を介して、上部配線層25bが接続されている。
請求項(抜粋):
下部電極層及び前記下部電極層上に形成された断面が錐状をなす導電性突起物からなる下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極と、を有することを特徴とする半導体装置。
IPC (5件):
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
, H01L 29/41
FI (3件):
H01L 27/10 621 C
, H01L 27/04 C
, H01L 29/44 Z
Fターム (43件):
4M104AA01
, 4M104BB06
, 4M104BB08
, 4M104BB09
, 4M104BB30
, 4M104BB32
, 4M104BB33
, 4M104CC05
, 4M104DD08
, 4M104DD34
, 4M104DD43
, 4M104EE16
, 4M104EE17
, 4M104FF06
, 4M104GG14
, 4M104GG15
, 4M104GG16
, 5F038AC05
, 5F038AC10
, 5F038AC15
, 5F038AC16
, 5F038AR06
, 5F038EZ14
, 5F038EZ15
, 5F038EZ18
, 5F083AD10
, 5F083AD25
, 5F083JA04
, 5F083JA06
, 5F083JA14
, 5F083JA19
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083MA06
, 5F083MA18
, 5F083PR03
, 5F083PR06
, 5F083PR10
, 5F083PR21
, 5F083PR23
, 5F083ZA01
, 5F083ZA09
前のページに戻る