特許

J-GLOBAL ID：200903071939184236

スイッチ回路装置

発明者： 宇田 尚典 ,  本多 圭一
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 福島 祥人
公報種別：公開公報
出願番号（国際出願番号）：特願平9-039598
公開番号（公開出願番号）：特開平10-242829
出願日： 1997年02月24日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】 オン時に大きな電流を流すことができかつオフ時に信号の漏れが生じないスイッチ回路装置を提供することである。【解決手段】 ノードN1,N3間にFET1が接続され、ノードN2,N4間にFET2が接続され、ノードN3,N5間にFET3が接続され、ノードN4,N5間にFET4が接続される。ノードN1,N6間にFET5が接続され、ノードN2,N6間にFET6が接続される。FET1,4,6のゲートは制御端子Dに接続され、FET2,3,5のゲートは制御端子Eに接続される。電源端子FはノードN5,N6に接続される。ノードN1,N2はそれぞれコンデンサC11,C12を介して端子Aに接続される。FET5,6がプルアップ切替回路7を構成する。プルアップ切替回路7はオフ状態のFETのソースを電源電圧Vddにプルアップし、オン状態のFETのソースを電源電圧Vddから切り離す。

請求項（抜粋）：

共通端子と第1の端子との間に一段または複数段に接続され、かつ第1の制御電圧を受けるゲート電極を有する第1の電界効果トランジスタと、前記共通端子と第2の端子との間に一段または複数段に接続され、かつ前記第1の制御電圧と相補な第2の制御電圧を受けるゲート電極を有する第2の電界効果トランジスタと、前記第1および第2の電界効果トランジスタのうちオフ状態の電界効果トランジスタの前記共通端子側の一方電極に所定のプルアップ電圧を印加するとともにオン状態の電界効果トランジスタの前記共通端子側の一方電極を前記プルアップ電圧から切り離す切替回路とを備えたことを特徴とするスイッチ回路装置。

IPC (2件)：

H03K 17/693 ,  H03K 17/10

FI (2件)：

H03K 17/693 A ,  H03K 17/10

引用特許：

審査官引用 (3件)

• スイッチ回路装置
  公報種別：公開公報   出願番号：特願平6-276152   出願人：三洋電機株式会社
• 特開昭53-143934
  
• 特開昭53-143934