特許
J-GLOBAL ID：200903071943384878

記憶素子及びメモリ

発明者：
細見 政功

細見 政功 について

, 
大場 和博

大場 和博 について

, 
鹿野 博司

鹿野 博司 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (2件)： 角田 芳末 ,  磯山 弘信
公報種別：公開公報
出願番号（国際出願番号）：特願2004-277601
公開番号（公開出願番号）：特開2006-093432
出願日： 2004年09月24日
公開日（公表日）： 2006年04月06日
要約：
【課題】 スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子を提供する。【解決手段】 情報を磁性体の磁化状態により保持する記憶層17の上下に、中間層16,18を介して磁化固定層31,32が設けられ、それぞれの中間層16,18がいずれも絶縁層から成り、記憶層17の上下の磁化固定層31,32のそれぞれ記憶層17に最も近い強磁性層15,19の磁化M15,M19の向きが互いに反対向きであり、記憶層17の上下2つの中間層16,18が面積抵抗値に有意差を有しており、積層方向に電流を流すことにより記憶層17の磁化M1の向きが変化して、記憶層に情報が記録される記憶素子3を構成する。【選択図】 図2
請求項（抜粋）：
情報を磁性体の磁化状態により保持する記憶層を有し、 前記記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、 それぞれの前記中間層がいずれも絶縁層から成り、 前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、 積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、 前記記憶層の上下2つの前記中間層は、面積抵抗値に有意差があり、面積抵抗値の高い方の前記中間層の磁気抵抗変化率が面積抵抗値の低い方の前記中間層の磁気抵抗変化率よりも大きい ことを特徴とする記憶素子。
IPC (4件)：
H01L 27/105 ,  H01L 21/824 ,  G11C 11/15 ,  H01L 43/08
FI (3件)：
H01L27/10 447 ,  G11C11/15 112 ,  H01L43/08 Z
Fターム (10件)：
5F083FZ10 ,  5F083GA05 ,  5F083JA37 ,  5F083LA12 ,  5F083LA16 ,  5F083PR01 ,  5F083PR03 ,  5F083PR12 ,  5F083PR22 ,  5F083PR33
引用特許：
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM