特許

J-GLOBAL ID：200903071944369236

半導体集積回路装置の製造方法

発明者： 内田 哲弥
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-276757
公開番号（公開出願番号）：特開2001-102440
出願日： 1999年09月29日
公開日（公表日）： 2001年04月13日
要約：

【要約】【課題】 工程数が少なく、コストの安いトレンチ分離を用いた半導体集積回路装置の製造方法を提供する。【解決手段】 半導体基板に溝を形成し、該溝に酸化膜を埋め込んでトレンチ分離を形成した半導体集積回路装置の製造方法において、半導体基板へのイオン注入時のマスク(6、7)を用いて少なくともアライメントマーク部のトレンチ分離酸化膜のエッチングを行い、アライメントマーク部のトレンチ分離酸化膜を半導体基板表面よりも低くしてアライメントマーク部に段差を形成する。

請求項（抜粋）：

半導体基板に溝を形成し、該溝に酸化膜を埋め込んでトレンチ分離を形成した半導体集積回路装置の製造方法において、半導体基板へのイオン注入時のマスクを用いて少なくともアライメントマーク部のトレンチ分離酸化膜のエッチングを行い、アライメントマーク部のトレンチ分離酸化膜を半導体基板表面よりも低くしてアライメントマーク部に段差を形成することを特徴とする半導体集積回路装置の製造方法。

IPC (4件)：

H01L 21/76 ,  H01L 21/027 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 21/76 L ,  H01L 21/30 502 M ,  H01L 27/10 681 D

Fターム (30件)：

5F032AA44 ,  5F032BA02 ,  5F032CA03 ,  5F032CA14 ,  5F032CA17 ,  5F032CA20 ,  5F032CA23 ,  5F032DA02 ,  5F032DA23 ,  5F032DA33 ,  5F032DA43 ,  5F046AA20 ,  5F046EA12 ,  5F046EA15 ,  5F046EA19 ,  5F046EA23 ,  5F046EA26 ,  5F083AD21 ,  5F083AD42 ,  5F083AD48 ,  5F083GA28 ,  5F083JA32 ,  5F083JA35 ,  5F083JA53 ,  5F083NA01 ,  5F083PR01 ,  5F083PR03 ,  5F083PR21 ,  5F083PR36 ,  5F083PR40

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-002092   出願人：株式会社東芝