特許

J-GLOBAL ID：200903071953687305

不揮発性半導体記憶装置

発明者： 佐藤 健司 ,  石塚 進一郎
出願人/特許権者： 日本鋼管株式会社
代理人 (1件)： 長谷川 和音
公報種別：公開公報
出願番号（国際出願番号）：特願平6-229089
公開番号（公開出願番号）：特開平8-077786
出願日： 1994年08月31日
公開日（公表日）： 1996年03月22日
要約：

【要約】【目的】 この発明の目的は、データの書込みおよび消去回数を改良できる不揮発性半導体記憶装置を提供することにある。【構成】 不揮発性半導体記憶装置は、複数のメモリセルを行列状に配列したメモリアレイ2を備えている。メモリセルのソース領域4は接地され、ドレイン領域6はビット線7に接続され、コントロールゲート8はワード線9に接続されている。ビット線7およびワード線9は、それぞれ列選択回路14および行選択回路18を介して書込みドレイン電圧発生回路16および書込みゲート電圧発生回路20に接続されている。ドレイン電圧発生回路16およびゲート電圧発生回路20には、それぞれ書込み制御信号PGMが入力されるが、ゲート電圧発生回路20に入力されるPGM信号は、遅延回路30により信号の立下りに遅延を生じる。

請求項（抜粋）：

半導体基板と、この半導体基板に形成されたソース領域およびドレイン領域と、ソース領域とドレイン領域との間のチャネル領域上に設けられたトンネル酸化膜と、このトンネル酸化膜上に設けられたフローティングゲートと、このフローティングゲート上に絶縁層を介して設けられたコントロールゲートと、を備えた不揮発性半導体記憶素子と、上記不揮発性半導体記憶素子に対して選択的にデ-タを書込むための書込み制御信号に基づいて、上記ドレイン領域に対して選択的にドレイン電圧を発生するドレイン電圧発生手段と、上記書込み制御信号に基づいて、上記コントロールゲートに対して選択的にゲート電圧を発生するゲート電圧発生手段と、上記ドレイン電圧の立下りタイミングに対する上記ゲート電圧の立下りタイミングを所定時間だけ遅らせる遅延手段と、を備えていることを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

G11C 16/06 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

G11C 17/00 510 A ,  H01L 29/78 371