特許

J-GLOBAL ID：200903071955459989

半導体集積回路装置の製造方法

発明者： 市川 晋也
出願人/特許権者： 株式会社日立製作所 ,  日立北海セミコンダクタ株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平4-248413
公開番号（公開出願番号）：特開平6-104425
出願日： 1992年09月18日
公開日（公表日）： 1994年04月15日
要約：

【要約】【目的】 MISFETのポリサイドゲートを構成する高融点金属シリサイド膜が多結晶シリコン膜に侵入してゲート耐圧が低下したり、高融点金属シリサイド膜と多結晶シリコン膜との界面にはがれが生じたりする問題を解消する。【構成】 半導体基板1上に多結晶シリコン膜6とタングステンシリサイド膜7とを順次堆積した後、タングステンシリサイド膜7の表面にシリコンをイオン注入し、その後、多結晶シリコン膜6とタングステンシリサイド膜7とをパターニングしてポリサイドゲートを形成する。

請求項（抜粋）：

半導体基板上に多結晶シリコン膜と高融点金属シリサイド膜とを順次堆積した後、前記高融点金属シリサイド膜の表面にシリコンをイオン注入し、その後、前記多結晶シリコン膜と高融点金属シリサイド膜とをパターニングしてポリサイド構造のゲートを形成する工程を有することを特徴とする半導体集積回路装置の製造方法。

IPC (5件)：

H01L 29/62 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/336 ,  H01L 29/784