特許

J-GLOBAL ID：200903071956531144

半導体装置の製造方法

発明者： 沼沢 澄人 ,  中沢 芳人 ,  小林 正義 ,  工藤 聡 ,  今井 保雄 ,  久保 栄 ,  重松 卓 ,  大西 紹弘 ,  植澤 浩三 ,  大石 健太郎
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平9-232425
公開番号（公開出願番号）：特開平11-074514
出願日： 1997年08月28日
公開日（公表日）： 1999年03月16日
要約：

【要約】【課題】 トレンチゲート構造のMISFETを有する半導体装置の信頼性が低下する。【解決手段】 トレンチゲート構造のMISFETを有する半導体装置の製造方法であって、ドレイン領域である第1導電型半導体層1Bの主面からその深さ方向に向って溝4を形成し、前記溝4の内面に熱酸化膜5Aと堆積膜5Bからなるゲート絶縁膜5を形成し、かつ前記溝4内にゲート電極6Aを形成した後、前記第1導電型半導体層1Bに不純物を導入してチャネル形成領域である第2導電型半導体領域8を形成すると共に、前記第2導電型半導体領域8に不純物を導入してソース領域である第1導電型半導体領域9を形成する。

請求項（抜粋）：

トレンチゲート構造のトランジスタ素子を有する半導体装置の製造方法であって、半導体層の主面からその深さ方向に向って溝を形成し、前記溝の内面に熱酸化膜と堆積膜からなるゲート絶縁膜を形成し、かつ前記溝内にゲート電極を形成した後、前記半導体層に不純物を導入して半導体領域を形成することを特徴とする半導体装置の製造方法。

FI (2件)：

H01L 29/78 652 K ,  H01L 29/78 653 A