特許

J-GLOBAL ID：200903071963014546

MOS型半導体回路

発明者： 慶田 久彌
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-320352
公開番号（公開出願番号）：特開平6-169063
出願日： 1992年11月30日
公開日（公表日）： 1994年06月14日
要約：

【要約】【目的】本発明は、MOS構造の半導体回路に関し、静電破壊耐圧の向上を図る。【構成】電源系もしくはグラウンド系が分離されたMOS型半導体回路において、電源どうしの間、もしくはグラウンドどうしの間に、ダイオードをそれぞれ各所定の向きに接続する。

請求項（抜粋）：

ウェルもしくは基盤抵抗により互いに分離された各電源がそれぞれ接続された、外部から入力された信号を受け取る入力回路、該入力回路から出力された信号に基づく論理演算を行う内部回路、および該論理演算の結果を外部に向けて出力する出力回路を備えたMOS型半導体回路において、前記入力回路、前記内部回路、および前記出力回路のうちこれらの回路を構成するトランジスタのゲート幅の各回路毎の総計が最小の回路に接続された第1の電源と、該第1の電源を除く他の電源のうちの少なくとも1つの第2の電源との間に、前記第1の電源側をアノード側、および前記第2の電源側をカソード側として接続されたダイオードを備えたことを特徴とするMOS型半導体回路。

IPC (3件)：

H01L 27/04 ,  H01L 23/60 ,  H01L 27/06

FI (2件)：

H01L 23/56 B ,  H01L 27/06 311 B