特許

J-GLOBAL ID：200903072000830484

半導体装置の製造方法

発明者： 安井 優 ,  齋藤 勉
出願人/特許権者： 富士通株式会社 ,  株式会社九州富士通エレクトロニクス
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-000541
公開番号（公開出願番号）：特開平5-182934
出願日： 1992年01月07日
公開日（公表日）： 1993年07月23日
要約：

【要約】【目的】 シリコン(Si)系膜のドライエッチング方法に関し,下地酸化膜に対して高い選択比を持ち且つエッチングシフトの少ないエッチング方法の提供を目的とする。【構成】 四臭化炭素(CBr4)あるいは三臭化メタン(CHBr3) に水素(H2)または酸素(O2)を添加したガスを用いて,シリコン系物質をドライエッチングする工程を有するように構成する。

請求項（抜粋）：

四臭化炭素(CBr4)あるいは三臭化メタン(CHBr3) に水素(H2)または酸素(O2)を添加したガスを用いて,シリコン系物質をドライエッチングする工程を有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/302 ,  G01N 24/14 ,  G01R 33/64