半導体集積回路

発明者： ,
出願人/特許権者：
代理人 (1件)：宮田金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-298879
公開番号（公開出願番号）：特開2003-110022
出願日： 2001年09月28日
公開日（公表日）： 2003年04月11日
要約：

【要約】【課題】スリープ時に使用される電源電圧が低下しても、スリープ時に内部回路がデータを保持しながらリーク電流を低減する。【解決手段】スリープ時、スイッチQA1がオンして供給する電圧の代わりに、電源線VA2の電圧を降下させた電圧を電源線VA1に与える電圧降下回路2と、電圧が接地電圧に固定される電源線GNDと、アクティブ時には接地電圧を出力するがスリープ時に接地電圧より小さい電圧を発生して出力するチャージポンプ回路10を備える。内部回路1(ラッチ回路)のpMOSトランジスタQ3、Q4のソース電極は電源線VA1に接続され、基板電極は電源線VA2に接続される。内部回路1のnMOSトランジスタQ5、Q6のソース電極は電源線GNDに接続され、基板電極にはチャージポンプ回路の出力する電圧が与えられる。

請求項（抜粋）：

第1の電源線、そのオンにより前記第1の電源線に第1の電圧を供給する第1のスイッチ、第2の電源線、前記第1および第2の電源線の間に設けられ、前記第1のスイッチがオフしたとき前記第2の電源線の電圧を降下させて前記第1の電源線に供給する電圧降下回路、その電圧が前記第1の電圧より低い第2の電圧に固定される第3の電源線、第4の電源線、および、前記第1のスイッチがオフしているとき前記第2の電圧よりも低い第3の電圧を発生して前記第4の電源線に供給し、前記第1のスイッチがオンしているとき前記第3の電圧より高い電圧を発生して前記第4の電源線に供給する電圧発生回路、およびそのソース端子が前記第1の電源線に接続され、その基板電極が前記第2の電源線に接続されたpチャネル型電界効果トランジスタと、そのソース端子が前記第3の電源線に接続され、その基板電極が前記第4の電源線に接続されたnチャネル型電界効果トランジスタとを含む内部回路、を備えた半導体集積回路。

IPC (5件)：

H01L 21/822 , G11C 11/413 , H01L 27/04 , H03K 3/356 , H03K 19/00

FI (4件)：

H03K 19/00 A , H01L 27/04 M , H03K 3/356 E , G11C 11/34 335 A

Fターム (23件)：

5B015HH04 , 5B015JJ05 , 5B015KB63 , 5B015KB64 , 5B015KB66 , 5B015KB73 , 5F038BG05 , 5F038DF08 , 5F038EZ20 , 5J034AB00 , 5J034CB01 , 5J034DB08 , 5J056AA03 , 5J056BB40 , 5J056BB49 , 5J056CC14 , 5J056CC16 , 5J056CC30 , 5J056DD13 , 5J056DD28 , 5J056DD55 , 5J056EE00 , 5J056GG09

前のページに戻る