特許
J-GLOBAL ID:200903072001690279
半導体装置及びその製造工程管理方法
発明者:
出願人/特許権者:
代理人 (1件):
岩橋 文雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-117501
公開番号(公開出願番号):特開2001-308093
出願日: 2000年04月19日
公開日(公表日): 2001年11月02日
要約:
【要約】【課題】 化学機械研磨法により埋め込み配線等を形成する際に、研磨不足および研磨過多を精度良く検出する。【解決手段】 下層配線層に埋め込み導電膜からなる孤立パターン112を設けておく。このパターン112にディッシングを生じさせて凹部形状を形成する。こうすると上層配線層が形成される層間絶縁膜上に凹部が転写され、上層配線層の研磨工程において研磨不足があるときは転写された凹部に第2の配線層の金属が残り、これをSEM等により検出することで研磨不足を知ることができる。
請求項(抜粋):
金属配線が絶縁膜中に埋め込まれた埋め込み配線層が基板上に積層された多層配線構造を有する半導体装置であって、第1の配線層が形成されている絶縁膜の一部に、孤立した埋め込み導電膜パターンからなる第1の検査パターンと、前記第1の配線層の上層の配線層における前記第1の検査パターンの鉛直上方に位置する領域に、導電膜パターン及び配線のいずれもが形成されないブランク領域からなる第2の検査パターンとを備え、前記第1の検査パターンは、その一部が膜減りして凹部形状となっていることを特徴とする半導体装置。
IPC (4件):
H01L 21/3205
, H01L 21/304 622
, H01L 21/304
, H01L 21/66
FI (6件):
H01L 21/304 622 X
, H01L 21/304 622 S
, H01L 21/66 J
, H01L 21/66 Y
, H01L 21/88 A
, H01L 21/88 S
Fターム (23件):
4M106AA01
, 4M106AA07
, 4M106AB17
, 4M106AB20
, 4M106BA02
, 4M106BA10
, 4M106BA14
, 4M106CA10
, 4M106CA38
, 4M106CA70
, 4M106DB05
, 4M106DB18
, 4M106DH09
, 5F033HH07
, 5F033JJ07
, 5F033KK07
, 5F033MM01
, 5F033NN01
, 5F033QQ48
, 5F033VV12
, 5F033XX01
, 5F033XX31
, 5F033XX37
引用特許:
出願人引用 (1件)
-
半導体装置の評価方法
公報種別:公開公報
出願番号:特願平10-220567
出願人:松下電子工業株式会社
前のページに戻る