PLL回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-282176
公開番号（公開出願番号）：特開平11-122099
出願日： 1997年10月15日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】入力データ列信号の周波数が大きく変動するような場合でも、広いキャプチャレンジ及びロックレンジを有するとともに位相ロック後も周波数不感帯がなく周波数誤差検出を可能とする。【解決手段】周波数ロック信号FLの供給に応答してデータ列信号IDと復調クロックCKとの位相比較を行い位相誤差信号PCUP/PCDNを出力する位相比較器1と、データ列信号IDと反転復調クロックCKBとの周波数比較を行い周波数誤差信号FCUP/FCDNを出力するとともに周波数ロック状態に応答して周波数ロック信号FLを出力する周波数比較器2と、位相誤差信号PCUP/PCDN,周波数誤差信号FCUP/FCDNの各々に対応の制御電圧信号PVC,FVCを相互に加算して制御信号VCを生成する加算器9とを備える。

請求項（抜粋）：

クロックが重畳されたデータ列信号とこのデータ列信号から復調した前記クロックに対応する復調クロックとの周波数差を検出し周波数誤差信号を出力する周波数比較器と、前記データ列信号と前記復調クロックとの位相差を検出し位相誤差信号を出力する位相比較器とを備え、前記周波数差が存在する場合は前記周波数誤差信号対応の周波数制御電圧信号によりループ制御して前記周波数差をなくすように周波数引き込み動作し、前記周波数差が予め定めた値以下となった周波数ロック状態のとき前記位相誤差信号対応の位相制御電圧信号によりループ制御して前記位相差をなくすように位相引き込み動作及び前記位相差の予め定めた値以下での位相ロック動作するよう構成したPLL回路において、前記周波数ロック状態でない場合は前記位相比較器を停止させ、前記周波数ロック状態の場合は前記位相比較器を動作させ前記周波数比較器と共に動作させ前記周波数制御電圧信号に前記位相制御電圧信号を加算してループ制御することを特徴とするPLL回路。

IPC (3件)：

H03L 7/087 , H03L 7/10 , H04L 7/033

FI (3件)：

H03L 7/08 P , H03L 7/10 Z , H04L 7/02 B

前のページに戻る