特許

J-GLOBAL ID：200903072026772199

半導体装置およびその製造方法

発明者： 大湯 静憲 ,  川本 佳史 ,  小林 伸好 ,  深田 晋一 ,  福田 琢也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 高橋 明夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-163294
公開番号（公開出願番号）：特開平10-012568
出願日： 1996年06月24日
公開日（公表日）： 1998年01月16日
要約：

【要約】【課題】ホトリソグラフィーの合わせずれやドライエッチングのオーバーエッチングによる素子分離用絶縁膜の削れ、およびpn接合リークの発生を防止する。【解決手段】素子分離用の絶縁膜2に囲まれた領域内の、pn接合によって規定された拡散層4の表面にシリサイド層14を形成し、このシリサイド層14上に形成された導電体膜15を、この導電体膜15を形成した後に形成された電極間絶縁膜5によって包囲するとともに、これら導電体膜15と電極間絶縁膜5の上面を平坦にする。【効果】pn接合によって規定された領域への電気的接続に必要な工程は簡便になり、かつ、pn接合リークの少ない信頼性の高い半導体装置が得られる。

請求項（抜粋）：

第1導電型を有する半導体基板に形成された素子分離用絶縁膜と、当該素子分離用絶縁膜によって包囲された領域内に形成された上記第1導電型とは逆の第2導電型を有する拡散層と、当該拡散層の表面に形成された金属膜、金属シリサイド層若しくは金属膜とシリサイド層の積層膜と、当該金属膜、金属シリサイド層若しくは金属膜とシリサイド層の積層膜上に形成された導電体膜と、当該導電体膜を包囲して形成された電極間絶縁膜を少なくとも具備し、上記導電体膜の一部は上記素子分離用絶縁膜上に形成されていることを特徴とする半導体装置。

IPC (5件)：

H01L 21/28 301 ,  H01L 21/3205 ,  H01L 21/768 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 21/28 301 S ,  H01L 21/88 Q ,  H01L 21/90 D ,  H01L 29/78 301 Y