特許
J-GLOBAL ID：200903072033491030
シリアルバス試験器
発明者：
出願人/特許権者：
,
代理人 (1件)：
坪内 康治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-124100
公開番号（公開出願番号）：特開平11-308246
出願日： 1998年04月16日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】 簡単な構成で故意にエラーを発生できるようにする。【解決手段】 リンクレイヤ回路5n はシリアルバス試験用のコントローラ3nの指示に従い、他ノード機器21 を送信先とする送信パケットを生成し、送信パケットを構成する送信データ列を物理レイヤ回路4n の側に出力する。物理レイヤ回路4n とリンクレイヤ回路5n の間に介装された送信エラー発生回路20は、リンクレイヤ回路5n が他ノード機器21 を送信先とする送信パケットを生成して出力すると、送信パケットを構成する送信データ列の一部を異なるデータに変えながら物理レイヤ回路4n に入力させる。物理レイヤ回路4n は送信データを伝送信号に変換して高速シリアルバス1の上に出力する。
請求項（抜粋）：
シリアルバスと接続されて、シリアルバス上を伝送された他ノード機器からの伝送信号を受信し、受信データに変換したり、送信データを伝送信号に変換してシリアルバス上に出力したりする物理レイヤ回路と、物理レイヤ回路と接続されてシリアルバス試験用のコントローラの指示に従い、他ノード機器宛の送信パケットを生成し、送信パケットを構成する送信データ列を物理レイヤ回路に出力したり、物理レイヤ回路から受信データ列を入力し、所定の受信パケットを取り出してシリアルバス試験用のコントローラに出力するリンクレイヤ回路と、を含むシリアルバス試験器において、物理レイヤ回路とリンクレイヤ回路の間に介装されて、リンクレイヤ回路が他ノード機器宛の送信パケットを生成して出力すると、送信パケットを構成する送信データ列の一部を異なるデータに変えながら物理レイヤ回路に入力させる送信エラー発生回路を設けたこと、を特徴とするシリアルバス試験器。
IPC (2件)：
FI (2件)：
H04L 11/00 310 A
, H04L 13/00 315 Z
