特許
J-GLOBAL ID:200903072036430059

ESD素子とその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 大竹 正悟
公報種別:公開公報
出願番号(国際出願番号):特願2000-039196
公開番号(公開出願番号):特開2001-230046
出願日: 2000年02月17日
公開日(公表日): 2001年08月24日
要約:
【要約】【課題】 基材2に上電極3が形成された上部に液状の過渡電圧保護材料を付着硬化させて過渡電圧保護層6を形成する工程を含むESD素子1の製造方法について、過渡電圧保護層6が丸くドーム状に形成されることに伴う問題点、即ち、デバイス特性のばらつきと、PCBへの実装効率と、耐衝撃性を改善できるようなESD素子とその製造方法の提供。【解決手段】 基材2と上電極3の上部に、水平面方向で上端部の高さ位置が均一な枠状の土手部8を形成し、その内側に液状の過渡電圧保護材料を付着硬化させて、上面が平坦な過渡電圧保護層6を形成する。
請求項(抜粋):
基材に電極が形成された上部に液状の過渡電圧保護材料を付着硬化させて過渡電圧保護層を形成する工程を含むESD素子の製造方法において、前記上部に、水平面方向で上端部の高さ位置が均一な枠状の土手部を形成し、この土手部の内側に液状の過渡電圧保護材料を付着硬化させて、上面が平坦な過渡電圧保護層を形成するようにしたことを特徴とするESD素子の製造方法。

前のページに戻る